所以計數(shù)器也分為-1 計數(shù)器和異步計數(shù)器，而計數(shù)器由于計數(shù)順序不同分為加法。每個計數(shù)器的計數(shù)規(guī)則不一樣，又出現(xiàn)了十進制，這種差異導(dǎo)致了在設(shè)計計數(shù)器時，組合電路的設(shè)計和觸發(fā)器的選擇有很多不同，所以我對計數(shù)器的各種類型的設(shè)計基礎(chǔ)比較熟悉，計數(shù)器有很多種，按照計數(shù)器中觸發(fā)器的時鐘端連接方式分為同步計數(shù)器和異步計數(shù)器，二進制按計數(shù)器分為二進制計數(shù)器、十進制計數(shù)器和其他任意制計數(shù)器；根據(jù)計數(shù)過程中計數(shù)狀態(tài)的變化，可分為加法計數(shù)器、減法計數(shù)器或可逆計數(shù)器。

采用同步的計數(shù)方式，一位計數(shù)器的進位信號接十位計數(shù)器的使能端EP或ET，或者EP和ET并聯(lián)；當(dāng)十位計數(shù)器計數(shù)到6時，Q1Q21接一個2-與非門產(chǎn)生清零信號，連接計數(shù)器的兩個清零端；所有數(shù)據(jù)位(D0~D3)掛低電平，其余計數(shù)器的輸入端掛高電平；如何治療，參見第61頁。使用兩個74LS160芯片設(shè)計了a同步sex agesimal計數(shù)器cascade和異步清零模式。

同步用于連接單位位與十位計數(shù)器，單位位計數(shù)器的進位信號連接到十位計數(shù)器的使能端EP或ET，或者完成EP和ET的并聯(lián)，從而完成單位位對。當(dāng)十位計數(shù)器計數(shù)到6時，Q1Q21與一個2-與非門相連，產(chǎn)生一個清零信號，計數(shù)器的兩個清零端相連。所有數(shù)據(jù)位(D0~D3)保持低電平，其余的計數(shù)器保持高電平。計數(shù)器容量為10×10100。

該圖顯示了串行進位十六進制計數(shù)器組成的復(fù)位方法。第一個計數(shù)器10是二進制的，第二個計數(shù)器是二進制的。加起來是20。74161是四位二進制同步 計數(shù)器。具有數(shù)據(jù)設(shè)置功能，清零方式為異步，設(shè)置方式為同步。在計數(shù)之前，將輸出QD、QC、QB、QA設(shè)置為1000并開始計數(shù)，可以形成一個十六進制的計數(shù)器。數(shù)到111時，會有一個脈沖進位信號。

根據(jù)觸發(fā)器的翻轉(zhuǎn)順序，計數(shù)器可分為同步型和異步型。在同步 計數(shù)器中，計數(shù)脈沖輸入時所有觸發(fā)器同時翻轉(zhuǎn)；但在異步計數(shù)器中，各級觸發(fā)器并不同時翻轉(zhuǎn)。根據(jù)計數(shù)器在計數(shù)過程中的數(shù)字增減，可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器(也叫加減計數(shù)器)。加法計數(shù)器隨著計數(shù)脈沖的連續(xù)輸入而向上計數(shù)；減法器計數(shù)器隨著計數(shù)脈沖的連續(xù)輸入而遞減計數(shù)；

根據(jù)網(wǎng)上搜索結(jié)果，這個問題的一個可能答案是:用一塊74160作為小數(shù)-1計數(shù)器，用一塊74151作為八選數(shù)據(jù)選擇器。將74160的四個輸出端子(Q0~Q3)分別連接到74151的八個輸入端子(I0~I7)，將74160的進位端子(C)連接到74151的使能端子(E)。將74160的異步清零端子(R0~R3)接地，將其預(yù)置端子(P0~P3)接高電平。

計數(shù)器有很多種，按照計數(shù)器中觸發(fā)器時鐘端的連接方式分為同步計數(shù)器和異步計數(shù)器兩種。二進制按計數(shù)器分為二進制計數(shù)器、十進制計數(shù)器和其他任意制計數(shù)器；根據(jù)計數(shù)過程中計數(shù)狀態(tài)的變化，可分為加法計數(shù)器、減法計數(shù)器或可逆計數(shù)器。此外，計數(shù)器具有預(yù)設(shè)號碼和編程功能。在實際應(yīng)用中，計數(shù)器可以由集成觸發(fā)器和時序電路組成。

一種時序邏輯電路，由技術(shù)脈沖驅(qū)動，一次遞增或遞減一。一般來說，從上面對時序邏輯電路的分析可以知道，時序邏輯電路包括同步電路和異步電路。所以計數(shù)器也分為-1 計數(shù)器和異步計數(shù)器，而計數(shù)器由于計數(shù)順序不同分為加法。每個計數(shù)器的計數(shù)規(guī)則不一樣，又出現(xiàn)了十進制。這種差異導(dǎo)致了在設(shè)計計數(shù)器時，組合電路的設(shè)計和觸發(fā)器的選擇有很多不同，所以我對計數(shù)器的各種類型的設(shè)計基礎(chǔ)比較熟悉。

根據(jù)計數(shù)器的原理，一個十進制數(shù)的四位二進制碼必須用四個觸發(fā)器的狀態(tài)來表示。而四位代碼總共有十六個狀態(tài)。因此，必須刪除其中的六個。至于去掉哪六個狀態(tài)，有不同的選擇。這里我們考慮去掉1010到1111的六個狀態(tài)，也就是用8421BCD碼來表示一個十進制數(shù)。在十進制計數(shù)系統(tǒng)中，每個數(shù)字可以是0、1、2和9這十個數(shù)字中的任何一個，

根據(jù)計數(shù)器的原理，一個十進制數(shù)的四位二進制編碼必須用四個觸發(fā)器的狀態(tài)來表示。擴展信息:備注:1。兩個TTL和與非門連接起來形成一個基本的RSFF。將信號依次加到輸入端，觀察并記錄FF的Q端狀態(tài)，將結(jié)果填入表中，說明FF在各種輸入狀態(tài)下的作用。2.用D觸發(fā)器組成二分頻器，用示波器記錄輸入輸出波形。3.用EWB軟件仿真由觸發(fā)器組成的倍頻器。

4位二進制同步 計數(shù)器是由四個JK觸發(fā)器組成的m = 2的4位二進制同步 計數(shù)器。計數(shù)脈沖n同時連接到每個觸發(fā)器的時鐘脈沖輸入端CP。當(dāng)計數(shù)脈沖到達時，每個觸發(fā)器同時被觸發(fā)。觸發(fā)器的狀態(tài)取決于前一級的當(dāng)前狀態(tài)，該翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)和更新，所以各級延遲時間沒有累積。擴展數(shù)據(jù):由于同步 計數(shù)器的時鐘脈沖同時作用在觸發(fā)器上，工作速度更快，克服了異步觸發(fā)器中觸發(fā)器延遲的問題，因此計數(shù)器的工作頻率大大提高，各級觸發(fā)器輸出差異小，解碼時可以避免尖峰。

區(qū)別在于觸發(fā)信號的連接。如果每一級觸發(fā)器連接的觸發(fā)信號相同，則為同步 計數(shù)器，否則為異步計數(shù)器，1.基本概念:在設(shè)計之初，每一個不同的計數(shù)器都是由設(shè)計者設(shè)定來感應(yīng)某個固定波形的某一部分(一般是瞬態(tài)感應(yīng))，比如方波的下降沿(或上升沿)；2.同步計數(shù):當(dāng)你購買計數(shù)器as-1計數(shù)器時，所謂的同步就是。